日本東大研發處理速度512G Flops的超高速晶片

日本東京大學在週一（11/6）舉行超級電腦GRAPE-DR Processor晶片組發表會，可發揮512G Flops的資料處理速度。

這項晶片研究計畫從2004年開始運作，預計執行至2008年，總研究費只有15億日圓。研究具體目標是開發2P Flops的系統，達成40Gbps的資料傳輸量與設計相關應用程式等。

計畫發言人平木敬教授在發表會中表示，GRAPE-DR Processor是他們極盡所能小型化的晶片組，所配備的512個核心處理器在實驗中已達成時脈500MHz與512G Flops的演算能力，耗電力最大60W，每消耗1W電力能得到8.5G Flops的運算效果。

目前實驗用的主機板只能容納1個晶片組，今年底將開發能配備4個晶片組的主機板。晶片半導體尺寸為17×17mm，基板採高腳數且效能較佳的BGA（Ball Grid Array）裝配，電晶體數約為3億個，由台積電（TSMC）以90 奈米製程打造。

11/13日GRAPE-DR Processor將正式於美國佛州舉辦的超級電腦國際會議中向全球公開，屆時將披露更多的實驗數據與晶片資料，同時研究小組也對全球募集願意出資50億日圓的金主，多了這筆預算就有機會在2010年研發45 奈米電晶體數更加密集、演算能力達3～4T Flops的處理器。（編譯/張志裕）