AMD與IBM聯手改進65奈米晶片製程

AMD與IBM今天（7）宣佈以應力技術（strain technology）改進了下一代65奈米晶片製程。

雙方宣佈，成功在絕緣矽（Silicon-On-Insulator, SOI）晶圓上整合了嵌入式矽鍺（Embedded Silicon Germanium）及Dual Stress Liner（DSL）和Stress Memorization technology (SMT)等應力技術。AMD在新聞稿中表示，相較於不具應力技術的65奈米晶片，能夠提高40%效能的同時，還可降低耗電及放熱。而這項技術已經能夠使用在下一代的65奈米製程。
AMD與IBM是在12月5至7日舉行的2005 IEEE國際電子裝置會議（IEDM）上發表了第三代應力技術。

目前AMD已經開始在德國Dresden的Fab 36晶圓廠進行65奈米製程的試產，並預計在2006年下半年開始進入65奈米的量產。然而在65奈米製程裡採用這些應變技術之前，AMD會先用在Fab 30的90奈米製程。

競爭對手方面，英特爾已搶先一步，以65奈米製程生產的雙核桌上型處理器Presler已經開始出貨，並預計在明年一月推出更多款桌上型及筆記型電腦的65奈米製程晶片。（編譯/郭和杰）