2004春季IDF特別報導－Fully-Buffered DIMM

Rambus序列式匯流排概念的借屍還魂？
水漲船高的記憶體容量所導致的問題

去年秋季IDF，英特爾首度發表針對伺服器應用所發展的新一代記憶體模組FB-DIMM，不過並未公布詳細的技術規格，將其留置於本屆IDF討論。現在，我們就來深度探討FB-DIMM出現的原因，以及記憶體系統設計的未來趨勢。

隨著記憶體頻寬的需求，記憶體的運作時脈持續成長，對於實作可安裝升級的記憶體模組，無論是模組以及主機板電路設計的困難度也越來越高。另外，由於記憶體價格持續下滑，電腦上的主記憶體容量也持續的成長，要讓如此之多的記憶體正常運作，就是一個不小的挑戰。根據統計，DRAM的容量密度以2年2倍的速度成長，而DRAM的資料傳輸率則是每個世代提升2倍（一個世代約3.35年）。

由於目前JEDEC SDRAM的平行化（Parallel）記憶體匯流排架構容易導致抗阻（Impedance），所以，每個記憶體匯流排通道所能連結的記憶體顆粒數量就會持續下滑，尤其對於需要安裝大量記憶體的伺服器及工作站，就會造成明顯的限制。雖然目前已經有Registered DIMM等支援緩衝器（Buffer）的記憶體模組規格，不過無法完全解除平行化匯流排的先天問題。換言之，正如同從Parallel ATA走向Serial ATA、PCI轉向PCI Express，記憶體匯流排架構從平行邁向序列（Serial）也是一個不得不為的趨勢，這就是FB-DIMM。和Rambus類似的序列式匯流排架構

FB-DIMM最大的特色，就是採用序列化的匯流排架構，導入HoD（Hub on DIMM）的觀念，記憶體模組上置有AMB（Advanced Memory Buffer）進行通訊協定的轉換動作，所有模組上的記憶體顆粒均透過AMB對外傳輸資料，採用點對點架構，而且讀寫的資料線均完全獨立。單一記憶體通道最多可支援8組DIMM或288顆記憶體顆粒，為現有規格的4倍。如此一來，除了可以讓擁有大型記憶體容量需求的伺服器持續提升記憶體容量，也可以藉由較少的記憶體通道數目達成大容量記憶體的需求。

另外，FB-DIMM可以大幅降低記憶體通道的腳位數量，和DDR-2的DIMM相比，前者僅需69隻，而後者卻需要約240隻。在6組FB-DIMM記憶體通道的情況下，最多可安裝192GB的記憶體容量、40GB的理論頻寬，腳位僅需約420隻，但是DDR-2 DIMM在雙通道下就需要約480隻腳位，僅得到8GB的記憶體容量以及10GB的理論頻寬，差異之大由此可見。拜點對點匯流排之賜，主機板的電路路由（Routing）設計可以大幅簡化，記憶體模組的可靠性測試更為簡便，而也容易實作可擴充式伺服器記憶體模組所需的訊號增益器（Repeater）。這些都大幅改善伺服器的應用，也可以降低伺服器設計的成本。

值得注意的是，FB-DIMM的匯流排通訊協定以PCI Express為基礎，除了可以沿用既有的研發資源、降低成本及開發時間，更重要的是：採用業界標準的PCI Express可避免產生侵犯Rambus專利的問題，這也是眾多廠商過去慘痛的教訓。為了推廣FB-DIMM，英特爾於2月18日正式宣布成立記憶體實作者論壇（Memory Implementers Forum），也正在推動FB-DIMM成為JEDEC所認可的標準規格。根據英特爾目前所公布的時程，預定在2005年末將推出FB-DIMM的相關產品。ISSCC 2004所發表的成果值得注意

不過，FB-DIMM的規格依然有其變數。今年英特爾在ISSCC 2004中發表和三星、英飛凌所共同發展的點對點記憶體匯流排架構。最大的特色，就在於獨立的記憶體模組依然有著多條獨立的資料匯流排，每顆記憶體顆粒均獨立對外溝通。簡而言之，記憶體模組被「攤平」，就算單條記憶體模組依然可以享受到多通道的效能優勢，概念上較FB-DIMM更進一步。目前已經擁有原型測試系統及試作記憶體模組，可達成每隻腳位僅80Mw的功耗及3.6Gbps的資料傳輸率。這是否意味著，未來的FB-DIMM規格將會有所修改？非常的值得觀察。序列式匯流排終究是難以避免的趨勢

由於當初英特爾和Rambus失敗的合作案，以及Rambus收取範圍極廣的高額權利金，導致外界對Rambus的不良觀感。連帶的，也導致Rambus的諸多概念遭受了極為不公平的評論，甚至進一步將其「妖魔化」，被視為「昂貴且無用」的技術。

從昔日IEEE P1596.4 SLDRAM（Synchronous Link DRAM）、一路到Rambus的發展，都足以顯示序列化的匯流排架構以及封包化的高階通訊協定已經是記憶體系統的大勢所趨，但是卻因為技術及市場的種種因素，導致轉型的進展慢如牛步。英特爾帶頭主導記憶體規格的發展，是否將有登高一呼的效應，進而加速記憶體系統的轉型，將可充分驗證英特爾的影響力。另類話題：整合記憶體控制器的 英特爾處理器？

去年我們在秋季IDF特別報導中，分析FB-DIMM所導入的HoD（Hub on DIMM）概念，是否將改變處理器與記憶體控制器整合化設計的趨勢。根據英特爾的看法，由於記憶體架構的進展越來越快，如果採用整合型的設計，一旦更動記憶體顆粒種類及架構，處理器腳位也將被迫隨之推陳出新。另外，雖然處理器各自擁有獨立的記憶體頻寬是一個顯而易見的優勢，不過這也將提升設計多處理器的困難，尤其傳統的SMP之類的UMA轉向NUMA架構，就必須另外實作各處理器之間的連接通道。（例如AMD K8採用的Hyper-Transport）基於上述理由，英特爾一直對此類設計興趣缺缺，最起碼檯面上的態度就是如此。

不過，由於英特爾已經在不同場合透露未來多核心處理器的可能設計方式，加上FB-DIMM所帶來的彈性，讓情況有了變化。首先，英特爾技術長Pat Gelsinger在本屆IDF重點致詞時表示，未來多核心處理器將採取共享快取記憶體及系統匯流排的設計，這意味著多處理器環境下的點對點通道需求已經迎刃而解。另外，按照英特爾目前的態度，它們頃向讓每個獨立的處理器核心擁有各自的記憶體頻寬，而採用PCI Express的FB-DIMM不但解決了這個問題，只要一開始所採用的記憶體匯流排頻寬夠大、通道夠多，就可以保留日後更換記憶體種類的空間，因為只要AMB改變設計即可。換言之，這種設計兼具了整合型記憶體控制器的優點，以及避免了擴充性不佳的缺點。

目前英特爾並未公布未來多核心處理器的細節，不過正由昔日Digital Alpha設計團隊所研發的IA-64多核心處理器Tukwila（前Tanglewood），將會是一個重要的指標，外界也普遍認為Tukwila將採取類似的設計。英特爾是否改變初衷？就讓我們拭目以待。文⊙劉人豪