圖片來源: 

IBM

IBM於周一(6/5)宣布,已與三星、GlobalFoundries及其他設備供應商共同開發出可打造5奈米晶片的製程,並準備在本周於日本京都舉行的2017 Symposia on VLSI Technology and Circuits研討會中公布細節。

相較於7奈米晶片可存放200億個電晶體,5奈米技術則可在指甲大小的晶片上存放300億個電晶體。若相比於市場上的10奈米技術,5奈米技術在固定的用電量上可提高40%的效能,或是在同樣的效能上可減少75%的電力損耗,不論是對未來的人工智慧系統、虛擬實境或是行動裝置的應用都將大有助益。

5奈米晶片主要仰賴了堆疊的納米片(nanosheet)與超紫外線(Extreme Ultraviolet,EUV)蝕刻技術。

5奈米下的矽納米片電晶體:(來源:IBM)

有別於現在市場上主流的鰭式場效電晶體(Fin Field Effect Transistor,FinFET),納米片是由橫向的gate-all-around (GAA)電晶體所組成。

IBM表示,他們研究納米片技術的時間已超過10年,這是業界首次有人能夠示範讓堆疊納米片裝置的電性優於FinFET架構在設計與製造上的可行性,而納米片電晶體架構也將取代FinFET主導7奈米晶片之後的製程發展。

另一方面,用於生產7奈米晶片的超紫外線蝕刻技術也被應用在基於納米片的5奈米晶片上,該技術可在單一生產製程或晶片設計上持續調整納米片的寬度,能夠微調特定電路的效能與電力損耗,而這是受限於鰭高度的FinFET架構製程無法達到的。

有鑑於7奈米晶片要到明年才會商業化,5奈米晶片真正落實在商業產品上的時程可能還要好些年。

熱門新聞

Advertisement